Sistema de Relojes
Sistema de Relojes
El sistema de relojes permite al usuario su configuración para obtener un balance óptimo en prestaciones de proceso y bajo consumo
Reflexión: Relación sistema de relojes y bajo consumo
Partiendo de estas dos ideas:
- Que a mayor frecuencia de operación de los circuitos síncronos existe una mayor velocidad de proceso pero también un mayor consumo
- Que el microntrolador puede ser entendido como un conjunto de circuitos secuenciales síncronos ( CPU+PERIFÉRICOS)
Nos podemos plantear las siguientes cuestiones
¿Necesitan la CPU y cada uno de los periféricos trabajar a la misma frecuencia?
¿Necesita una aplicación tener operativos todos los periféricos y la CPU en todo momento?
Las fuentes de reloj son señales eléctricas de frecuencia constante generadas por circuitos osciladores internos o externos al microcontrolador. La familia MSP430x2xx posee las siguientes fuentes de reloj:
•LFXT1CLK
- Reloj de baja frecuencia.
- Oscilador que puede usarse con cristales de reloj, cristales estándar, resonadores o fuentes de reloj externas.
- Es excluyente con VLOCLK (selecciona uno u otro).
•VLOCLK
- Reloj de baja frecuencia (12KHz) sin cristal y de baja precisión.
- Es excluyente con LFXT1CLK (selecciona uno u otro).
- Oscilador integrado en el microcontrolador y programable digitalmente.
- Característica tipo RC.
•XT2
- Reloj de alta frecuencia.
- Oscilador que puede usarse con cristales de reloj, cristales estándar, resonadores o fuentes de reloj externas.
- No está presente en MSP430x22xx.
Las señales de Reloj son las señales eléctricas internas al microcontrolador que reciben todos los circuitos electrónicos secuenciales del mismo (todos los bloques: CPU, periféricos y memoria) y que sirven para sincronizar su funcionamiento.
- ACLK = (LFXT1CLK,VLOCLK)/(1,2,4,8).
- Factor de división programable (DIVAx).
- Seleccionable individualmente para periféricos.
- MCLK = (LFXT1CLK,VLOCLK, DCOCLK)/(1,2,4,8).
- Factor de división programable (DIVMx).
- Reloj de la CPU y del sistema.
- SMCLK = (LFXT1CLK,VLOCLK, DCOCLK)/(1,2,4,8).
- Factor de división programable (DIVSx).
- Seleccionable individualmente para periféricos.